칩렛(Chiplet) — 단일 모놀리식 다이 대신 작은 기능별 다이(칩렛)를 고급 패키징·인터포저로 연결해 하나의 패키지에 통합하는 반도체 설계 패러다임. 자동차에서는 ADAS·자율주행 컴퓨팅 요구가 폭증하고 첨단 공정(4·3·2nm) 비용이 막대해지면서 비용 절감·유연성·확장성을 위해 도입이 추진되고 있다.
도입 배경
AMD 레한 타히르 선임에 따르면, 이미지 기반 AI 모델 연산 요구량은 지난 10년간 100배, 생성형 AI 학습 연산은 2년에 275배 증가. 10년이면 거의 100만 배다. 이런 컴퓨팅 폭증을 임베디드 자동차에 통합하려면 모놀리식 단일 다이만으로는 비용·수율 한계 → 칩렛이 필요해진다.
엔트리·미드레인지 ADAS는 모놀리식으로 충분. 레벨이 높아질수록(레벨 2+ → 레벨 3·4) 컴퓨팅 요구가 비용·유연성·안정성·성능 혁신 차원에서 칩렛을 요구한다.
진화 경로
자동차 칩렛 도입 단계:
- 시스템인패키지(SIP) — 현 단계. AMD 사례: Ryzen + Versal AI Edge SoC를 같은 보드 단일 ECU에 결합
- 2D / 2.5D 칩렛 — 더 많은 컴퓨팅 결합
- 3D / 3.5D 스태킹 — 밀도·전력 효율 극대화 (AMD MI300이 풀 3D 스태킹 구현 중)
연결 인터페이스 진화:
- PCIe 기반 동종 칩렛 — 첫 자동차 칩렛 형태로 예상
- UCIe 기반 이기종 칩렛 — “LEGO 블록”처럼 서로 다른 CPU·GPU·NPU 칩이 공통 I/O 인터페이스로 연결
자동차 적용 과제
- 안전성 — 자동차 등급(AEC-Q100 등)·기능 안전 인증
- 에너지 효율 — 임베디드 환경 전력 제약
- 비용 — 첨단 패키징·인터포저·통신 기술 추가 비용
- HBM(High Bandwidth Memory) 등 데이터센터급 메모리의 자동차 적용
- 밀도·전력 효율 향상을 위한 2.5D → 3D → 3.5D 패키징 발전
AMD는 이를 “기술 문제라기보다 비즈니스 문제”로 본다. 경쟁자들이 각자의 칩렛을 인터포저에서 상호통신·호환되도록 만들기 위한 생태계·표준 협력이 핵심이다.
표준화·생태계
자동차 칩렛 생태계 형성을 위한 산업 이니셔티브:
- UCIe (Universal Chiplet Interconnect Express) — 칩렛 인터커넥트 표준 컨소시엄. 자동차 UCIe 그룹의 공동의장은 AMD
- imec(유럽 반도체 R&D 기관) — AMD 참여
- ASRA (Advanced SoC Research for Automotive) — 일본의 자동차 SoC 연구 컨소시엄. AMD·르네사스 참여. 약 4,000억 원 개발비. 토요타·닛산·혼다·마쓰다·스바루·덴소·Astemo·파나소닉·히타치 등.
자동차 적용 사례 — Renesas R-Car X5x
Renesas 페이지 상세. 자동차용 반도체 최초로 칩렛 기술 적용한 5세대 R-Car. UCIe 인터페이스 기반 → 비-Renesas 칩과의 상호운용성, OEM 맞춤형 가속기 통합. Honda가 R-Car X5에 독자 AI 가속기를 칩렛으로 추가해 2,000 TOPS · 20 TOPS/W 달성, 2028년형 Honda 0 시리즈 레벨 3 자율주행 전기차 탑재 예정.